모바일 메뉴

시험분석 사업부

TEST ANALYSIS DIVISION

Latch-up

Latch-up은 기생 thyristor (예: parasitic silicon controlled rectifier 또는 SCR) 가 회로내부에 생기고, “turn ON” 상태가 되면 계속해서 많은 전류가 누설되는 불량메커니즘입니다. 회로에 따라서 이런 메커니즘으로 아주 많은 양의 전류가 흐를 수 있고, EOS (Electrical Overstress)로 영구적인 손상을 초래할 수 있습니다.

Charged Device Model(CDM)

Field 불량과 가장 밀접한 메커니즘으로 여겨지는 시험입니다. Package에 전하를 충전시킨 후 방전시키는 방법을 사용합니다. CDM 분류 수준은 200 V ~ 1000 V 입니다.

Reference Documents

Stress Ref. Abbv. Conditions
Latch-up Test JESD22-78 Latch-up TA = 25 °C

개인정보처리방침

닫기

이메일무단수집거부

닫기

사이트맵

회사소개
스마트IT 사업부
시험분석 사업부
Contact Us
닫기