첨단분석 / 시험 서비스

Latch-up

    Latch-up

    • Latch-up 시험이란 CMOS 회로 구성에 따른 기생 바이폴라 트랜지스터에 의해 PNPN 구조가 만들어지고 이것이 SCR 동작이 발생하면서 VDD 및 GND에 직접적인 연결통로가 만들어져, 지속적인 과전류의 통로가 되면서 소자가 파괴되는 현상 에 대한 모델링 시험입니다.

    시험 규격

    Items Consumer / Industrial Automotive
    Latch-up JESD78E AEC-Q100-004